Le projet est présenté par le l’Unité de Recherche I.D. (équipe postulante 2024) pour les chercheurs des équipes suivantes :

• équipe APACHE (laboratoire I.D., EP 2024)
  (responsable : Brigitte Plateau, Professeur INPG)
• équipe SIRAC (laboratoire SIRAC)
  (responsable : Roland Balter, Professeur UJF)
• équipe ReMaP (laboratoire LIP, UMR CNRS-ENS Lyon-INRIA 5568
  (responsable : Yves Robert, Professeur ENS Lyon)

Les équipes partenaires dans l’utilisation de la grappe sont :

• PARIS (IRISA Rennes) : Thierry Priol
• Calcul Formel (IMAG LMC ) G.Villard
• EDP IDOPT (IMAG LMC) E. Blayo et I. Charpentier
• EDP (IRIT) P. Spiteri
• EDP SINUS (INRIA Sophia) S. Lanteri
• Chimie quantique & astrophysique ( LAG ) P. Valiron

• Dynamique moléculaire ( CEA – Grenoble) S. Crouzy

• Dynamique moléculaire ( LORIA ) E. Coulaud
• Trafic routier ( Projet Esprit Hypertrans / Simulog)
• Base et traitement d’images ( GRAVIR - MOVI) R. Mohr
• Serveur W3 expérimental (CRIP et les moyens informatiques de l'IMAG)
• Arénaire (arithmétique des ordinateurs) du laboratoire LIP, ENS Lyon
• Réseaux haut-débit et applications coopératives, Laboratoire LIGIM, UCB Lyon

Le pilotage du projet sera assuré par :

Jacques Briat (Apache-ID) 04 76 51 45 72 Jacques.Briat@imag.fr

Xavier Rousset (SIRAC) 04 76 61 52 65 Xavier.Rousset@imag.fr

Philippe Augerat (Apache-ID) 04 76 51 45 95 Philippe.Augerat@imag.fr

Loïc Prylli (ReMaP) 04 72 72 80 37 Loic.Prylli@ens-lyon.fr

Le projet vise à :

• Concevoir et expérimenter une grappe de nouvelle génération intégrant dans le système communication rapide, gestion de mémoire virtuelle distribuée et support pour les environnements de calcul parallèle.
• Evaluer une grappe réaliste (200 processeurs) avec des applications réelles dans le domaine du calcul scientifique d'une part et dans le domaine des serveurs d'information d'autre part.

Cette action nécessite la coordination de plusieurs équipes dans les domaines des systèmes distribués (SIRAC, CAPS), des environnements de calcul parallèle (APACHE, ReMaP), des serveurs de données (SIRAC, ReMaP) et des applications exigeant du calcul intensif (APACHE et les collaborations citées ci-dessus). Ce projet constitue également une contribution significative aux travaux des groupes de travail Grappe et Hiperf du GDR ARP (Architecture, Réseau et Parallélisme). Il se situe dans le cadre d’un projet d’équipement de calculateurs de moyenne puissance sur le site de Grenoble, appelé CIMENT, dont le coordonnateur est Laurent Desbat pour l’UJF, l’INPG, le CNRS et l’INRIA à Grenoble.

Les activités de recherche et développement de ces dernières années ont montré que les architectures en grappe (cluster), fondées sur l’interconnexion de stations de travail par un réseau local à haut débit pour exécuter de façon parallèle une application, permettaient d’atteindre un niveau d’efficacité significatif par rapport à un calculateur spécialisé. L’effort de développement a essentiellement porté sur des outils permettant la mise en œuvre de programmes parallèles (compilateur paralléliseur, interface de programmation parallèle, bibliothèques parallélisées d’algèbre linéaire numérique et formelle, traceur – analyseur de performances, ..). L’exécution de ces programmes repose toujours sur des bibliothèques de communication standardisées (MPI, PVM) et des noyaux de gestion de processus légers ("threads" Posix).

Objectifs et Positionnement du projet  : Les enjeux aujourd’hui sont de deux ordres.

• Pour le premier, il s’agit de promouvoir cette technologie au sein des utilisateurs de calcul comme solution intermédiaire entre le poste de travail et l’utilisation de grands équipements de calcul. Il s’agit donc d’une part d’encourager l’acquisition de grappes mais aussi l’effort de conception et réalisation de codes scientifiques parallèles ou de parallélisation de codes existants. Les projets APACHE et ReMaP ont une grande expérience en la matière. Le projet APACHE a participé au développement de ces solutions parallèles avec l’achat en 1993 d’une grappe IBM SP. Il a fait et continue de faire profiter ces utilisateurs de son expertise dans le domaine des grappes et calculateurs parallèles. Ceci se fait soit par des études communes soit par l’organisation de journées de formation ou encore par la participation à des écoles. . Le projet ReMaP est au cœur du laboratoire pour les hautes performances en calcul (LHPC) animé en collaboration avec l’industriel MS&I (Matra Systèmes & Information). Il pilote le centre français de transfert technologique de la CEE (TTN ProHPC) qui se consacre à la promotion du Calcul à Haute Performances et des Réseaux (High Performance Computing and Networking- HPCN). Il s'adresse aux nombreuses PME et PMI qui n'ont qu'un accès restreint à ces techniques. Par ailleurs, on observe l'émergence d'une nouvelle classe d'utilisateurs concernés par la manipulation de très grandes quantités d'information, de structure complexe (par exemple des données multimédia). La parallélisation d'exécution des requêtes à ces bases d'information constitue un nouvel enjeu pour lequel nous pensons qu'il est possible de partager des services de base et l'expertise acquise en matière de calcul parallèle.
• Le second axe concerne la préparation de la nouvelle génération de grappe de calcul. La génération actuelle se caractérise par une approche conservatrice au niveau du système d’exploitation. Tous les développements d’outils ont été réalisés sans intervenir dans les systèmes d’exploitation ou les protocoles de communication. Cette approche prudente trouve aujourd’hui ses limites avec l’apparition de réseaux à très haut débit munis d’interfaces d’accès direct à la mémoire qui imposent une évolution de l’architecture des systèmes d’exploitation pour exploiter ces hauts débits. L’accroissement d’efficacité visé rend aussi possible l’introduction de nouvelles fonctionnalités jusqu’à ce jour trop inefficaces. C’est le cas de la mémoire virtuelle distribuée pour la gestion d'informations partagées. Il est important que cette évolution prenne en compte tous les besoins du calcul intensif.

Facteur mobilisateur Parce que la nouvelle génération de grappe demande une intégration des communications, du système et des environnements applicatifs parallèles, le projet Grappe 200-PC est porté par trois équipes ayant acquis une expérience et une notoriété dans les deux domaines concernés. Le projet SIRAC est depuis de longues années à la pointe de la recherche en systèmes distribués sur réseau local. Il a en particulier acquis une grande compétence dans le domaine de la mémoire virtuelle distribuée, appliquée à la mise en œuvre d'un serveur de fichiers distribué sur une architecture en grappe (collaboration avec le groupe BULL sur des grappes de machines Escala sous système AIX), et plus récemment avec le développement du système SCIOS de gestion d'une grappe de PC sur le système d’exploitation libre LINUX. Le projet APACHE a développé un environnement de programmation parallèle Athapascan utilisé pour le développement d’applications de calcul scientifique en coopération avec de nombreux partenaires sur les domaines d’applications suivants : dynamique moléculaire, EDP, Transport urbain, calcul formel, chimie quantique en astrophysique, etc. Cet environnement de programmation est disponible et utilisé sur des grappes de PC, de stations mais aussi des machines parallèles telles que l’IBM SPx, les Silicon Graphics Origin 2000 ou le Cray T3E. Le projet ReMaP conçoit des méthodes et des outils pour le parallélisme, à tous les niveaux, depuis la définition de protocoles pour les réseaux à haut débit (logiciel BIP) jusqu'à l'étude de techniques de compilation automatique (logiciel TransTOOL/Nestor) , en passant par les supports d'exécution multithreads (logiciel PM2) et les bibliothèques de calcul et de communication pour la parallélisation d'applications (logiciel Scilab//).

Formation doctorale  Les systèmes parallèles et répartis, vus sous l'angle des architectures et des environnements applicatifs, constituent des thématiques centrales du DEA ISC (Informatique, système et communication) à Grenoble et du DEA IF (Informatique Fondamentale) à Lyon. Par ailleurs les équipes proposantes s'investissent dans l’organisation d’écoles pour la formation de chercheurs/utilisateurs (école ICARE par exemple).

Rayonnement du projet La plate-forme développée par le projet sera très largement utilisée pour les besoins de calcul d'applications réelles, dans le domaine du calcul scientifique d'une part (calcul formel, EDP, chimie et biologie, trafic routier, imagerie, etc.) et des serveurs d'information à haute performance d'autre part (recherche documentaire, serveurs multi-média, cache Web). De ce fait, la diffusion des résultats du projet concerne directement une large population dans la communauté scientifique.

Il n’existe pas aujourd'hui de tests synthétiques permettant d’évaluer l’efficacité d’une grappe pour le calcul haute performance ou l'accès intensif à de grandes quantités d'information. C’est pourquoi cette évaluation n’est possible qu’à travers des tests réels issus des différents domaines d’application que sont le calcul scientifique et les serveurs de données. Le projet APACHE a particulièrement investi dans le domaine scientifique depuis plusieurs années et dispose d’une large palette d’applications opérationnelles ou qui le seront au cours du déploiement de la grappe. L'investissement du projet SIRAC dans le domaine est plus récent et concerne les serveurs de données. Ces deux domaines applicatifs sont présentés plus en détail dans la suite.

La validation des activités de recherche dans le domaine des environnements de programmation parallèle et de l’algorithmique parallèle procède par réalisation d’applications parallèles pilotes dans différents domaines du calcul intensif. Ces réalisations se font par coopération étroite avec les spécialistes des domaines concernés. Cette coopération prend souvent la forme d’un travail de thèse co-encadré.

• Dynamique moléculaire - La dynamique est une simulation du mouvement des atomes et des molécules par calcul de leurs déplacements. Cette technique est largement utilisée pour simuler les propriétés des solides, des liquides et des gaz. Elle est également employée pour étudier les conformations des macromolécules, et pour la compréhension des mécanismes réactionnels des protéines dans les structures biologiques. Le développement des médicaments de demain sera lié à la compréhension de ces mécanismes. Nous avons développé un code, basé sur une approche de décomposition de domaine et utilisant une approximation par rayon de coupure. Les techniques et programmes développés permettent de calculer des dynamiques avec des systèmes de plus de 400 000 atomes sur des périodes de plus de 100 pico-secondes. Ce programme met en évidence l'intérêt de l'approche de programmation proposée par le projet. Ces travaux, menés conjointement avec le Laboratoire de Biologie Moléculaire et Structurale du CEA-Grenoble (S. Crouzy), ont fait l’objet de la thèse de P.E. Bernard. Ils se poursuivent au sein de l’action incitative INRIA  SYMBIO (E. Coulaud LORIA). Les perspectives sont d'étendre les fonctionnalités du code au plan de la modélisation biologique et d'envisager des variations. Un couplage avec des codes quantiques est aussi à l'étude.
• Chimie théorique et astrophysique : Les problèmes de simulation numérique en chimie constituent un corpus d'applications intéressantes pour le parallélisme. Une première étude a été entreprise sur la parallélisation à grosse granularité d'un code industriel de chimie quantique ab initio faisant référence (Gaussian-94), afin de préparer la parallélisation massive du traitement complet de la corrélation électronique, qui n'a pas encore été abordée dans les codes de production existants. Ces codes de production sont utilisés à la fois pour la recherche fondamentale (en astrophysique pour l'identification de molécules dans l'espace et la modélisation de la réactivité chimique à très basse température) et dans le monde industriel pour la modélisation de la catalyse et de la synthèse de nombreux composés. Cependant la généralisation de l'emploi de la modélisation en chimie théorique est limitée par la complexité des calculs et la place mémoire occupée qui croissent comme une puissance élevée du nombre d'atomes mis en jeu, d'où le recours au parallélisme sur grappe. Ces travaux se mènent en collaboration avec le laboratoire d'astrophysique de Grenoble (P. Valiron) et font l’objet de la thèse de N. Maillard.

Cette application se situe dans le cadre d'un projet européen HIPERTRANS et fait l'objet d'une collaboration avec le projet IMAG MAI (LMC), le projet SLOOP (INRIA Sophia) et la société Simulog (entre autres). Il s'agit de mettre au point un simulateur de trafic urbain qui soit à même de rendre des services prédictifs en temps réel. Pour cela, nous travaillons à la mise au point de techniques de simulation rapides et parallélisées pour la modélisation des phénomènes transitoires de circulation routière.

Les applications du coté des serveurs de données sont plus récentes. Le développement d'applications de type "mémoire d'entreprise" nécessite l'utilisation d'entrepôts de données (Data Warehouse) dont la taille croit régulièrement. L'exploitation de ces données en vue d'extraire des informations significatives pour la gestion de l'entreprise (Data Mining) est réalisée à l'aide de requêtes de complexité significative. L'exécution de ces requêtes en temps réel pour les applications d'aide à la décision requiert de paralléliser le traitement correspondant.

Un autre exemple d'utilisation des architectures parallèles pour la mise en œuvre de serveurs de données est lié à l’extension du World-Wide-Web. En effet, le développement rapide du Web implique non seulement un accroissement du débit du réseau Internet mais aussi la nécessité d'une augmentation de puissance des différents serveurs de données pour faire face à la croissance du nombre de requêtes. Parmi ces serveurs, on peut distinguer les serveurs de données primaires dont le rôle est d’archiver et d’indexer des données (par exemple le service AltaVista) et les serveurs "caches" dont le rôle est de réduire le trafic réseau pour les données fréquemment accédées depuis un lieu géographique donné. Pour fixer les idées, en fin 97, le serveur principal d’AltaVista était une grappe de DEC Alpha où 2 stations ont la tâche de parcourir le Web (676000 sites à explorer soit 110 millions de pages W3), 3 stations réceptionnent les requêtes http (40 millions par jour) et 18 SMP (10 processeurs / 8Go par SMP) gèrent les données du serveur AltaVista (400 Go RAID). On pourrait croire que la gestion de données se résout simplement par l’insertion d’un serveur base de données classique. Des expériences récentes ont montré que l’utilisation d’une indexation à la AltaVista était plus efficace qu’une recherche dans une base de données classique (serveur Oracle par exemple). Dans le cas du service de données du FBI (40 millions de fiches en 250 Go ), le gain d’efficacité obtenu par cette technique est de plusieurs ordres de grandeur.

Le problème d’un serveur ou d'un cache W3 est non seulement la puissance mais encore l’évolutivité (scalability) nécessaire pour assurer une croissance continue de celle-ci en rapport avec la croissance des données à gérer et l'augmentation du nombre de requêtes simultanées. La grappe est une bonne réponse à ce besoin de puissance et d’évolutivité. Outre les problèmes techniques, les problèmes à résoudre concernent l’équilibrage de charge entre les nœuds de la grappe tant pour le placement des données que celui des requêtes de recherche.

Les applications envisagées dans ce domaine sont un service de cache W3 et un serveur d’images en relation avec le projet INRIA MOVI.

Dans le cadre du LHPC, ReMaP développe des logiciels permettant de transformer des grappes d'ordinateurs standard en serveurs de cache Internet à hautes performances pour les têtes de réseau des boucles haut débit. Ce système, réalisé conjointement par MS&I et le LIP, utilise des technologies issues du parallélisme pour garantir son extensibilité. Le système de cache intègre des fonctionnalités d'indexation en ligne et de filtrage. Un autre aspect novateur du système réside dans le support des flux audio et vidéo par des mécanismes de cache ou de miroir pour tenir compte de la part grandissante des documents multimédia dans le trafic Internet. Le projet inclut des phases d'expérimentation sur le réseau haut débit \emph{Autoroutes Rhodaniennes de l'Information} de Rhône Vision Câble. Cette plate-forme permettra de vérifier l'adéquation des solutions proposées en termes de fonctionnalités et de performances et de mettre en avant les bénéfices des infrastructures à haut débit.

3 - Contexte technologique de la demande

Le rapport coût-performance des processeurs et des réseaux indique qu’il est économiquement viable aujourd’hui de construire des systèmes à haute performance et coût réduit en interconnectant des composants standard et que ces systèmes peuvent être compétitifs par rapport aux systèmes spécialisés. Les applications visées sont aussi bien celles qui nécessitent des capacités de calcul intensif (applications scientifiques) que celles qui requièrent la manipulation de gros volumes d’information (serveurs de bases de données, data-mining, serveurs web). Ainsi, tous les super ordinateurs du programme américain ASCI sont des grappes de SMP ( Origin2000, IBM SPx, etc..). Par ailleurs, on assiste depuis quelques années à une grimpée en puissance de la technologie Intel Pentium qui réduit constamment l’écart de puissance avec la technologie concurrente RISC. Ainsi le prototype ASCI RED du Sandia National Labs est une énorme grappe de 9000 Pentiums.

Plusieurs technologies d’interconnexion permettent de concevoir des noyaux de communication à partir desquels il est possible de mettre en œuvre des protocoles standard (TCP/IP) ou des mécanismes de communication de plus bas-niveau, caractérisés par une latence faible et un débit élevé, nécessaires aux applications à haute performance. Ces technologies peuvent être classées en deux familles. La première regroupe les réseaux commutés qui, comme Myrinet et ATM, fournissent une interface basée sur l'envoi de messages. La seconde, plus récente, regroupe les réseaux dits à capacité d’adressage qui fournissent un accès transparent à la mémoire d’un ensemble de processeurs. Dans ce type de réseau, après une phase d’initialisation (création et projection de segments de mémoire partagée), la communication entre processeurs s’effectue directement par leurs instructions load et store du processeur. Il existe aujourd’hui deux versions (disponibles pour un coût raisonnable) de cette technologie, l’une développée par DEC (Memory Channel [M. Fillo 97]) et l’autre développée par Dolphin Interconnect Solutions [Dolphin 96].

De nombreux travaux ont été menés ces dernières années sur l’utilisation de réseaux commutés pour l’utilisation de grappes pour le calcul intensif. L’obtention de débit élevé au niveau applicatif n’a été possible qu’en reconcevant la couche de communication du système. Les résultats obtenus à l’ENS Lyon (projet LHPC) sur une grappe de PC interconnectés par Myrinet sont tout à fait remarquables. Cependant, on peut légitimement penser que les réseaux à capacité d'adressage devraient permettre de réduire encore la latence puisqu'ils n'imposent pas la traversée de couches logicielles pour communiquer. Par ailleurs, les fonctionnalités de lecture/écriture directe dans des mémoires distantes devraient améliorer l’efficacité du partage de données entre calculs distribués. C'est la raison qui a conduit un certain nombre d'équipes françaises, dont les nôtres, à regrouper leurs compétences afin d’expérimenter et d’évaluer la technologie SCI pour la construction de grappes de PC. Nous avons choisi la technologie SCI, d’une part parce qu’elle offre des caractéristiques techniques plus élaborées, et d’autre part parce qu’elle est disponible sur une plus large gamme d'architectures matérielles et logicielles. On peut signaler que plusieurs constructeurs ont déjà intégré la technologie SCI dans leurs architectures de processeurs parallèles (Data General par exemple) pour réaliser des machines à mémoire commune CC-NUMA. D’autres utilisent SCI pour implanter des protocoles de communication rapide pour améliorer l’interconnexion de leur grappe.

Dans le cadre de cette collaboration nationale, l'équipe SIRAC a réalisé une extension au système libre LINUX. Cette extension, baptisée SCIOS [P. Koch 98-1 et 2], regroupe un service de gestion de mémoire virtuelle distribuée sur une grappe et des mécanismes élémentaires de synchronisation. Les mémoires physiques des machines interconnectées sont considérées comme une mémoire unique à partager de la façon la plus efficace possible entre les différents processeurs. SCIOS a été choisi comme système support pour tous les développements expérimentaux autour de SCI.

L’équipe APACHE porte son environnement de programmation parallèle Athapascan sur le système SCIOS pour profiter d’une part de l’efficacité des communications due à SCI et des fonctionnalités de partage de mémoire et migration de données offertes par SCIOS.

L’équipe ReMaP porte également son environnement multi-thread PM2 sur SCIOS, avec les mêmes motivations.

4 - Programme Scientifique

Le programme scientifique s’inscrit complètement dans le cadre du déploiement et de l’évolution d’une grappe de calcul haute performance de nouvelle génération. La taille de cette grappe a été fixée à un ordre de grandeur de 200 PC. Atteindre cette taille nous paraît nécessaire pour mettre en évidence les problèmes de passage à l'échelle liés à une architecture de plusieurs milliers de processeurs. Ces problèmes concernent essentiellement les aspects suivants :

• l’architecture du réseau d’interconnexion c’est à dire la hiérarchie de commutation la plus appropriée pour un type de grappe devant atteindre plusieurs milliers de processeurs. On notera que pour la plupart des grappes actuelles, d’une centaine de processeurs, le réseau d’interconnexion est pratiquement "plat".
• il en est de même pour les politiques d’ordonnancement et d’équilibrage de charge d’un grand nombre de processeurs,
• pouvoir évaluer les performances de la grappe sous une charge réelle et comparer à des machines classiques nécessite de pouvoir exécuter une application de calcul scientifique réaliste. Ainsi, l’application de dynamique moléculaire développée par le projet APACHE utilise les 256 processeurs d’un Cray T3E et 25 Go de mémoire pour simuler 400 000 atomes.
• La taille de la grappe de 200 PC permettra un " passage à l’échelle " pour certains développements logiciels réalisés par le projet ReMaP dans ce cadre, notamment en matière de systèmes de fichiers parallèles et de protocoles de communication pour les réseaux haut-débit.

Choix technologiques

Nous avons choisi de travailler avec les composants de base suivants  :

• des multiprocesseurs SMP à base de Pentium dont l’efficacité tend à rejoindre celle des RISC et qui sont accessibles pour un prix très inférieur. Le choix du Pentium est un choix économique.
• le système d’exploitation LINUX librement disponible et diffusé sur différents processeurs. En effet, l’exploitation des réseaux rapides nécessite de reprendre un certain nombre d’opérateurs du système de base, et donc d’accéder librement aux sources du système.
• Un double réseau d’interconnexion à haut débit : une technologie standard de type Gigabit Ethernet permettra la mise en œuvre efficace, rapide et fiable d’environnement de programmation parallèle standard comme MPI. Le choix du second réseau est encore ouvert. Les candidats principaux parmi les réseaux à faible latence sont Myrinet et SCI. Les équipes concernées ont déjà investi sur la technologie SCI, qui offre des fonctionnalités d’accès mémoire à distance permettant de réaliser des communications de façon transparente et la technologie Myrinet qui est très populaire et très efficace pour ce type d’architecture. L’aspect plus novateur de type SCI qui offre des fonctionnalités d’accès mémoire à distance sera mise en balance avec les performances de Myrinet par une comparaison des nouvelles cartes implémentant ces technologies qui seront livrées au début de l’été. Ainsi munie de ces deux réseaux, cette grappe offrira le double intérêt d’être innovante et fiable.

Le déploiement de la grappe nécessite de résoudre divers problèmes d’architecture matérielle et logicielle :

• choisir le réseau d’interconnexion le plus approprié. Des études complémentaires sont nécessaires. Des études de performances sont en cours.
• étendre le système SCIOS pour, d’une part permettre d’exploiter le parallélisme SMP et, d’autre part offrir des mécanismes de synchronisation adaptés à des noyaux exécutifs parallèles tel qu’Athapascan (APACHE) ou PM2 ( ENS Lyon).
• étendre le noyau Athapascan pour exploiter au mieux les fonctionnalités du couple SCI / SCIOS et en particulier les différents protocoles de gestion de la mémoire virtuelle. On souhaite aussi étudier comment cette mémoire peut être utilisée pour distribuer rapidement calcul et données sur les processeurs.

Evaluation

Chacune des actions précédentes nécessite des évaluations spécifiques afin d’obtenir les meilleurs réglages des stratégies de régulation de charge de calcul et des stratégies de migration de pages. Les applications développées par le cadre des projets APACHE et ReMap et leurs partenaires seront utilisées pour évaluer le comportement de la grappe pour le calcul intensif. En ce qui concerne le service de données, cette évaluation sera réalisée dans le projet Sirac en faisant jouer à la grappe le rôle d’un cache W3.

Le programme sera mis en œuvre sur trois ans (1999-2001). Ce déploiement a débuté fin 98 par l’installation du "germe" de la grappe. Il est constitué de 14 PC bi-processeurs interconnectés en une commutation de 4 anneaux SCI. Ce germe est financé par l’unité de recherche INRIA Rhône-Alpes. L’objectif est d’arriver à la configuration maximum de la grappe en fin de l’année 2000 (ou le début 2001) afin de procéder aux évaluations en vraie grandeur au cours de l’année 2001. L’unité de recherche INRIA Rhône-Alpes a fait équiper électriquement / thermiquement une salle à cet effet.

Depuis avril 99, nous réalisons aussi des expérimentations sur des grappes de grande taille déjà installées (grappe SCI 192 processeurs de l’Université de Paderborn et grappe Myrinet 128 processeurs de l’université de New Mexico) pour mesurer les performances et le passage à l’échelle de benchmarks. Nous avons déjà constaté que les résultats obtenus sur ces benchmarks étaient très intéressants en terme de speed-up et relativement équivalents entre les deux architectures. Le déploiement de nos applications sur ces grappes permettra une comparaison plus fine.

Ces expériences permettent aussi de juger le fonctionnement matériel de grappes de grande taille et de juger la qualité des outils logiciels (job manager, MPI,…) fournis avec ces grappes. Cela nous amène à souligner l’importance du packaging matériel et logiciels dans le fonctionnement global d’une grappe.

La sortie d’une nouvelle génération de cartes Myrinet et SCI est prévue en production pour l’été et nous nous apprêtons à être beta -testeurs de ces cartes afin de finaliser notre choix du réseau à faible latence au plus tôt.

L’échéancier global de l’opération est le suivant :

• expérimentation sur d’une grappe 28 processeurs en 1999,
• rédaction du cahier des charges en 2000
• réalisation de la grappe de 200 processeurs en 2000-2001.
• Exploitation et expérimentation 2001-2003.

Les chercheurs permanents directement impliqués dans la mise en œuvre de la Grappe 200-PC sont :

Xavier Rousset Prof. INPG SIRAC

Jacques Briat MCF UJF APACHE

Yves Denneulin MCF INPG APACHE

Loïc Prylli CR CNRS ReMaP

Raymond Namyst MCF ENS Lyon ReMaP

40 à 50 personnes sont concernées par l’utilisation de la grappe pour le développement et l’exploitation d’applications.

Aucun moyen supplémentaire en ingénieur n’est demandé. Les ingénieurs travaillant dans le projets APACHE et maintenant déjà des plates-formes expérimentales pourront être affectés à ce projet :

J. Prevost IR CNRS

P. Augerat IE UJF

Les équipes concernées ont une action continue et visible autour des serveurs de calculs et de données. Elles présentent cette action comme un rebondissement des investissements précédents

Le suivi sera assuré par un comité scientifique (celui du projet CIMENT de l’UJF) comprenant des membres des différents établissements contractants : UJF, INPG, ENS Lyon, CNRS et INRIA, en particulier les représentants des divers projets de calcul concernés.

Par ailleurs, le projet est largement ouvert à la communauté Rhône-Alpine et nationale. Il incorpore de fait les applications de calcul en cours d’étude ou développement (cf. paragraphe 2 "applications visées"). Il est ouvert à tout nouvel utilisateur. La collaboration initiée dans l’action de recherche coopérative INRIA Rescapa continue sur la Grappe200 et concerne le LIFL de Lille et l’IRISA. Il faut y ajouter l’université de Copenhague qui contribue par l’intermédiaire de P. Koch au développement de SCIOS. Enfin, le projet Grappe200 se rattache aux groupes de travail Grappe (JL Pazat) et HiPerf (L. Bougé) du GDR ARP (Architecture, Réseaux, Parallélisme).

• Région Rhône-Alpes : 1.2 MF
• INRIA : 2.5 MF

Des financements obtenus hors contrat plan Etat-Région  pour un total de 1.1 MF:

• MENRT (appel d’offre 98 sur les équipements de calcul intensif, 50% INPG- 50% UJF) : 0.8 MF
• ENSL (financement issu de LHPC) : 0.3 MF

Afin d’évaluer le budget à réunir, nous avons considéré la configuration suivante :

-100 PC bi-processeurs ;- un réseau standard gigabit ethernet ;- réseau rapide faible latence (Myrinet ou SCI) .

Aucun logiciel, ni serveur externe (fichiers, login, job manager, administration,…) n’est demandé.Il est par contre nécessaire que le packaging matériel des PC soit complet, par exemple du type de celui de l'IBM SP, c'est à dire :- racks ;- concentration de liaison série ;- concentrateurs d'alimentation électrique ;- possibilité pour les machines d’un boot réseau sans disquette.

Une telle offre est proposée par la société SCALI, revendeur de SCI recommandé, au coût de 5,9 MF avec un réseau fast ethernet non commuté et un réseau SCI.

Une seconde étude a été faite auprès de Compaq, revendeur conseillé par la société Myricom, dans le cas où le réseau à faible latence choisi serait myrinet de Myricom. L'offre de Compaq est de 6 MF. Elle inclut des réseaux fast ethernet commuté et Myrinet.

Une autre proposition de prix a été demandée à l'intégrateur de PC Intersed aussi revendeur de Myrinet. La réponse est de 3,3 MF avec réseaux Myrinet et fast ethernet. La différence de coût provient des éléments choisis. Par rapport aux offres précédentes, les PC ne sont pas de la même génération (processeur, bus système, mémoire, bus PCI). Outre les performances intrinsèques bien moins bonnes, la carte mère, non Intel, et la carte réseau entrée de gamme n'offrent pas un certain nombre de fonctionnalités importantes pour le management du clusters (standards EMP, PXE, ACPI). Enfin cette génération de PC ne permet pas d'utiliser les nouvelles cartes réseaux (Myrinet, SCI) sur bus PCI 64 bits/66 MHz comme nous voudrions l'utiliser.Il faut aussi noter que les offres SCALI et COMPAQ contiennent des outils logiciels de déploiement et d'administration ce qui n'est pas le cas d'Intersed.

Aucune des trois offres ne contient de solution réseau Gigabit Ethernet. La raison de ce choix est la non disponibilité de réseau Gigabit Ethernet sur support cuivre. Cette solution sera vulgarisée au moment de l'appel d'offre, moins chère que les solutions gigabit sur fibre optique mais malgré tout plus chère que la solution fast ethernet.

Au vu de ces estimations, le chiffre de 5MF apparaît comme une hypothèse jouable pour l’achat de la grappe.

Le domaine des systèmes à hautes performances fait l’objet de nombreux travaux. Néanmoins, si la gestion de la mémoire a été très explorée (cohérence dans les mémoires virtuelles réparties [P. Keleher 94], gestion globale de mémoire dans les clusters [M. Feeley 95], caches coopératifs [V. Pai 97]) la grande majorité des travaux a été faits sur des réseaux d’interconnexion commutés (notamment Myrinet), alors que les architectures utilisant le couplage de mémoire à mémoire (Memory Channel, SCI ou des architecture semblables) ont été beaucoup moins explorées.

Plusieurs projets de recherche aux États-Unis sont impliqués dans l’expérimentation des réseaux à capacité d’adressage. Le projet Cashmere [R. Stets 97] de l’Université de Rochester vise à concevoir une gestion de mémoire virtuellement partagée exploitant la technologie Memory Channel de DEC. Le projet Shasta [D. Scales 97] du DEC Western Research Lab vise également à concevoir une mémoire virtuelle partagée sur une plate-forme similaire à celle utilisée par Cashmere. Ces deux projets diffèrent par le choix de leur modèle de cohérence de mémoire. Le projet CAPS de l'IRISA, avec lequel nous avons des contacts suivis, a également démarré des travaux sur la conception d’une mémoire virtuelle partagée utilisant les mécanismes matériels offerts par SCI [CAPS 98]. Alors que nous mettons l'accent sur l'aspect gestion globale de la mémoire virtuelle, CAPS s'intéresse à fournir une mémoire virtuelle partagée générique dont les fonctionnalités peuvent être enrichies par l’utilisateur. D'autre part ils s'intéressent plutôt aux aspects calcul haute performance qu'aux serveurs de données.

Responsable scientifique : Brigitte Plateau professeur INPG

Assistante de projet : Hélène Emin SARF INPG, à mi-temps depuis le 1/10/98

Personnel Inria

Thierry Gautier

Personnel CNRS

JacquesChassin de Kergommeaux CR

JoellePrévost IR

Personnel INPG

Yves Denneulin maître de conférence, depuis le 1/10/98

Jean-Louis Roch maître de conférence

Denis Trystram professeur

Personnel UJF

Jacques Briat maître de conférence

Jean-Marc Vincent maître de conférence

Philippe Waille maître de conférence

Chercheurs invités

Youcef Saad U. du Minnesota, USA, juillet~1997

William Stewart U. de Caroline du Nord, USA, janvier-novembre~1998

Chercheurs doctorants

Alexandre Carissimi allocataire CAPES-COFECUB, Brésil

Martha-Rosa Castaneda-Retiz allocataire CIES, Mexique

Gerson Cavalheiro allocataire CAPES-COFECUB, Brésil

Andrea Charao allocataire CAPES-COFECUB, Brésil

Mathias Doreille allocataire MENESR

Jean-Guillaume Dumas allocataire MENESR

Luiz-GustavoFernandes allocataire CNPq, Brésil

François Galilée allocataire MENESR

Roberta Jungblut-Hessel allocataire CAPES-COFECUB, Brésil

RenaudLepeyre allocataire MENESR

Nicolas Maillard allocataire MENESR

Gregory Mounié allocataire MENESR

Marcello Pasin allocataire CAPES-COFECUB, Brésil

Christophe Rapine allocataire normalien moniteur

Benhur Stein allocataire CAPES-COFECUB, Brésil

Collaborateur extérieur

Gilles Villard CR CNRS, LMC-IMAG

Le projet APACHE est un projet commun entre le CNRS, l'INPG et l'UJF (UMR LMC-IMAG n° 5523) et l'Inria (UR Inria Rhône-Alpes), localisé dans les locaux du LMC-IMAG.

Les architectures parallèles offrent une puissance de calcul et une capacité de stockage potentiellement très importantes. Les progrès des composants matériels permettent de disposer de multiprocesseurs très performants quel que soit leur niveau d'intégration: machines parallèles propriétaires, grappes autour d'un accélérateur de communication, calcul distribué, etc. Cependant, le problème technologique qui n'est pas résolu est celui de l'exploitation efficace de ce potentiel par les applications.

Dans ce projet, nous proposons une approche originale de la programmation des machines parallèles

pour le calcul haute performance qui permette d'atteindre un bon compromis performance-portabilité,

indépendamment des particularités de chaque machine et de chaque application. La démarche suivie est expérimentale et consiste à construire un environnement de programmation permettant la mise en oeuvre

de notre approche afin d'en prouver la pertinence.

L'environnement de programmation Athapascan tente de répondre à ces impératifs d'efficacité et de portabilité. Pour cela, un noyau d'exécutif, à base de processus légers communicants a été construit et sa pertinence a été démontrée. Une interface de programmation est en cours de test. Cette plate forme privilégie un modèle de parallélisme de tâches asynchrone assorti d'un modèle de cohérence de données. Elle permet une répartition automatique de la charge de calcul et des données. Des applications existent en Athapascan : dynamique moléculaire, chimie quantique, calcul formel, décomposition de domaines et simulation à événements discrets. Enfin, un environnement de prise de traces permet l'observation, l'évaluation et la visualisation d'Athapascan et de ses applications. Le noyau exécutif est appelé Athapascan-0 et l'interface de programmation Athapascan-1.

48 J-M. Vincent. Some Ergodic Results on Stochastic Iterative Discrete Event Systems. Discrete Event Dynamic Systems, 7(2):209-232, 1997.

[1] Pierre-Eric Bernard, Thierry Gautier, and Denis Trystram. Large scale simulation of parallel molecular dynamics. In Proceedings of Second

Merged Symposium IPPS/SPDP 13th International Parallel Processing Symposium and 10th Symposium on Parallel and Distributed

Processing, San Juan, Puerto Rico, April 1999.

[2] Eric Blayo, Laurent Debreu, Grégory Mounié, and Denis Trystram. Topic 03 - dynamic load balancing for ocean circulation model with

adaptive meshing. In Patrick Amestoy, Philippe Berger, Michel Daydé, Iain Duff, Valérie Frayssé, Luc Giraud, and Daniel Ruiz, editors,

Euro-Par' 99 Parallel Processing - 5th International Euro-Par Conference, number 1685 in Lecture Notes in Computer Science, pages

303--312, September 1999.

[3] J. Blazewicz, M. Drozdowski, F. Guinand, and D. Trystram. Scheduling a divisible task in a two-dimensional toroidal mesh. DAMATH:

Discrete Applied Mathematics and Combinatorial Operations Research and Computer Science, 94:35--50, 1999.

[4] J. Blazewicz, K. Ecker, B. Plateau, and D. Trystram, editors. Handbook on Parallel and Distributed Processing. International Handbook on

Information Systems. Springer-Verlag, 1999.

[5] J. Briat and A. Carissimi. Intégration de threads et communications: une étude de cas. In 11$^\mbox(?)ème$ Rencontres francophones du

parallélisme, des architectures et des systèmes, Rennes, France, June 1999.

[6] Alexandre Carissimi. Le noyau exécutif Athapascan-0 et l'exploitation de la multiprogrammation légère sur les grappes de stations

multiprocesseurs. Thèse de doctorat en informatique, Institut National Polytechnique de Grenoble, France, November 1999.

[7] M. R. Castañeda-Retiz. Étude quantitative des mécanismes d'équilibrage de charge dans les systèmes de programmation pour le calcul

parallèle. Thèse de doctorat en informatique, Institut National Polytechnique de Grenoble, France, November 1999.

[8] Gerson-Geraldo-Homrich Cavalheiro. Athapascan 1 : Interface genérique pour l'ordonnancement dans un environnement d'exécution

parallèle. Thèse de doctorat en informatique, Institut National Polytechnique de Grenoble, France, November 1999.

[9] Gerson-Geraldo-Homrich Cavalheiro, Matthias Doreille, François Galilée, Thierry Gautier, and Jean-Louis Roch. Scheduling parallel

programs on non-uniform memory architecture s. In HPCA Conference -- Workshop on ``Parallel Computing for Irregular Applications

WPCIA1'', Orlando, USA, January 1999.

[10] A. S. Charão, I. Charpentier, and B. Plateau. A framework for parallel multithreaded implementation of domain decomposition methods. In

Proceedings of Parallel Computing'99, Delft, The Netherlands, August 1999. to appear.

[11] A. S. Charão, I. Charpentier, and B. Plateau. Programmation par objet et utilisation de processus légers pour les méthodes de décomposition

de domaine. Technique et Science Informatiques, 1999. to appear.

[12] A. S. Charão, I. Charpentier, and B. Plateau. Un environnement modulaire pour l'exploitation des processus légers dans les méthodes de

décomposition de domaine. In J.-L. Pazat and P. Quinton, editors, 11$^\mbox(?)ème$ Rencontres francophones du parallélisme, des

architectures et des systèmes, pages 145--150, Rennes, France, June 1999.

[13] J. Chassin de Kergommeaux and A. Fagot. Execution replay of parallel procedural programs. Journal of Systems Architecture, 1999.

accepted for publication.

[14] J. Chassin de Kergommeaux, M. Ronsse, and K. De Bosschere. Mpl*: efficient record/replay of nondeterministic features of message passing

libraries. In Proc. EuroPVM/MPI'99. Springer Verlag, September 1999.

[15] Benhur de Oliveira Stein. Visualisation interactive et extensible de programmes parallèles à base de processus légers. Thèse de doctorat

en informatique, Institut National Polytechnique de Grenoble, France, October 1999.

[16] Yves Denneulin and Jean-François Méhaut. Customizable thread scheduling directed by priorities. In Proceedings of Workshop on

Multi-Threaded Execution, Architecture and Compilation (MTEAC 99), joint with HPCA'5, Orlando, USA, January 1999.

[17] Yves Denneulin, Jean-François Méhaut, Benoit Planquelle, and Nathalie Revol. Parallelization of continuous verified global optimization. In

Proceedings of IFIP TC7 conference on System Modelling and Optimization., Cambridge, Angleterre, July 1999.

[18] Mathias Doreille. Athapascan 1 : vers un modèle de programmation parallèle adapté au calcul scientifique. Thèse de doctorat en

mathématiques appliquées, Institut National Polytechnique de Grenoble, France, December 1999.

[19] F. Galilée. Athapascan-1: interprétation distribuée du flot de données d'un programme parallèle. Thèse de doctorat en informatique,

Institut National Polytechnique de Grenoble, France, September 1999.

[20] Thierry Gautier and Niklaus Mannhart. Parallelism in aldor - the communication library piit for parallel, distributed computation. In

Proceedings of the Europar'99 Conference, Toulouse, France, August 1999.

[21] A. Goldman. Impact des modèles d'exécution pour l'ordonnancement en calcul parallèle. Thèse de doctorat en informatique, Institut

National Polytechnique de Grenoble, France, November 1999.

[22] F. Guinand and D. Trystram. Optimal scheduling of uect trees on two processors. RAIRO -- Recherche Opérationnelle, 1999. à paraître.

[23] I. Kort and D. Trystram. Some Results on Scheduling Flat Trees in LogP Model. Journal of Information Systems and Operational Research

(INFOR), 37(1), 1999.

[24] D. Kranzlmüller, J. Chassin de Kergommeaux, and Ch Schaubschläger. Correction of monitor intrusion for testing nondeterministic

mpi-programs. In Proc. Euro-Par'99, pages 154--158. Springer Verlag, August 1999.

[25] C. Labbé and J-M. Vincent. An efficient method for performance analysis of high speed networks : Hardware emulation. In XIV International

Symposium on Computer and Information Sciences (Iscis'99), Izmir, Turquie, October 1999.

[26] C. Labbé, J-M. Vincent, and P.Vrel. Analyse de perturbation de trafic atm en sortie d'un serveur fair queueing à l'aide d'une architecture

reconfigurable. In deuxième Congrès de la Société Française de Recherche Opérationnelle et d'Aide à la Décision (ROADEF'99), Autrans,

France, January 1999.

[27] É. Morel, J. Briat, J. Chassin de Kergommeaux, and C. Geyer. Side-effects in PloSys OR-parallel Prolog on distributed Memory Machines. In

Parallelism and Implementation of Logic and Constraint Logic Programming, chapter 9. NOVA Science Publishers, Inc, New York, USA,

1999.

[28] Grégory Mounié, Christophe Rapine, and Denis Trystram. Efficient approximation algorithms for scheduling malleable tasks. In Eleventh

ACM Symposium on Parallel Algorithms and Architectures (SPAA'99), pages 23--32, June 1999.

[29] F. Ottogalli and J-M Vincent. Mise en cohérence et analyse de traces multi-niveaux. In première Conférence Française sur les Systèmes

d'Exploitation (CSFE'1), Rennes, France, June 1999.

[30] Mareclo Pasin. Mouvement efficace de données pour la programmation parallèle irrégulière. Thèse de doctorat en informatique, Institut

National Polytechnique de Grenoble, France, November 1999.

[31] B. Penz, C. Rapine, and D. Trystram. Sensitivity analysis for total completion time scheduling algorithms. In ECCO XII, Conference of the

European Chapter on Combinatorial Optimization, 1999.

[32] B. Penz, C. Rapine, and D. Trystram. Une classe d'heuristiques par appariement pour le problème de flowshop à deux machines. Journal

Européen des Sytèmes Automatisés, 1999. à paraître.

[33] Bernard Penz, Christophe Rapine, and Denis Trystram. Une classe d'heuristiques par appariement pour le problème du flow-shop a deux

machines. In deuxième Congrès de la Société Française de Recherche Opérationnelle et d'Aide à la Décision (ROADEF'99), Autrans, France,

January 1999.

[34] B. Plateau, R. Jungblut, W. Stewart, and B. Ycart. Simulation performante pour les réseaux d'automates stochastiques. In Actes de ROADEF,

Deuxième congrès de la société Française de Recherche Opérationnelle et Aide à la décision, Autrans, 1999.

[35] B. Plateau and W.J. Stewart. Advances in Computational Probability, Chapter Stochastic Automata Networks, Ed. Winfried Grassmann,

chapter Stochastic Automata Network. International Series in Operations Research and Management Science, Vol. 24, Kluwer Academic

Publishers, 1999.

[36] B. Plateau and D. Trystram. chapter Parallel and Distributed Computing : state-of-art and emerging trends. International Handbook on

Information Systems. Springer-Verlag, 1999.

[37] B. Robic R. Lepere, G. Mounie, D. Trystram. Malleable tasks: an efficient model for solving actual parallel applications. In Parallel

Computing, Parco99, Book of Abstracts, page 59, August 16-20 1999.

[38] Christophe Rapine. Algorithmes d'approximation garantie pour l'ordonnancement de tâches. Thèse de doctorat en informatique, Institut

National Polytechnique de Grenoble, France, January 1999.

[39] M. Ronsse, J. Chassin de Kergommeaux, and K. De Bosschere. Execution replay for an mpi-based multi-threaded runtime system. In Proc.

ParCo99, August 1999. presented at the conference. To appear in the proceedings.

[40] J-M. Vincent. Parallelism: from applications to portable implantations. In premières Journées Franco-Mexicaines d'Informatique et

Automatique (JFMIA'99), Xalapa, Mexique, March 1999.

Responsable scientifique : Roland Balter professeur UJF

Assistante de projet : Béatrice Claudio (contractuelle)

Personnel Inria

Daniel Hagimont (CR1)

Claude Castelluccia (CR2)

Personnel INPG

Luc Bellissard maître de conférences

Jacques Mossière professeur

Michel Riveill professeur

Xavier Rousset de Pina professeur

Christine Lacombe Ingénieur d'Etude

Personnel UJF

Sacha Krakowiak professeur

Fabienne Boyer maître de conférences

Chercheurs post-doctorants

Povl Koch université de Copenhague

Chercheurs doctorants

Sarha Bouchenak-Khelladi contractuel

Eric Bruneton allocataire CNET

Emmanuel Cecchet allocataire MENESR

Noël dePalma allocataire MENESR

Thierry Ernst Cifre Motorola

Leila Ismail bourse gvt. libanais

Christian Jensen contractuel

Vladimir Marangozov allocataire MENESR

Marie-Claude Pellegrini bourse CNET

Jean-Yves Vion-Dury Cifre Xerox

Ingénieurs contractuels

Loïc Decloedt

Olivier Fambon

David Foliot

Maria Serrano

L'équipe Sirac est une Unité propre de l'Enseignement Supérieur (EA 2412 : Université J. Fourier et Institut National Polytechnique de Grenoble). Sirac est également un projet INRIA de l’Unité de Recherche Rhône Alpes.

Le domaine de recherche couvert par l’unité est la construction de systèmes et d’applications informatiques répartis. L’objectif global du projet est de fournir des services et outils pour le développement et l’exécution d’applications réparties. L’activité scientifique de Sirac s'est organisée autour d’un petit nombre de projets finalisés, à dominante expérimentale, avec des objectifs précis et un calendrier de réalisation. Les axes de recherche considérés en priorité concernent :

1. le support système pour la construction de serveurs d’information à haute performance,
2. les outils et méthodes pour la construction d’applications réparties,
3. les protocoles et services système pour l’accès mobile à l’Internet.

Le projet présenté ici relève du premier axe de recherche. Depuis plusieurs années, l'équipe du projet Sirac s'intéresse aux approches fondées sur la gestion d'une mémoire virtuelle partagée pour réaliser le partage de données réparties. Cela a conduit, entre autres, à la réalisation d'un système de gestion globale de mémoire (ARIAS) pour des grappes de machines interconnectées par un réseau Ethernet. Depuis un an, le projet a entrepris un travail visant à exploiter les possibilités d’un réseau d’interconnexion SCI pour la réalisation de serveurs de calcul performants, cette activité est menée en liaison avec les équipes APACHE (LMC/IMAG), CAPS (IRISA), ESPACE (LIFL), ReMaP (LIP) déjà mentionnées et reçoit un soutien financier de l'INRIA.

[Balter 98]

R. Balter, L. Bellissard, F. Boyer, M. Riveill and J.Y. Vion-Dury, "Architecturing

and Configuring Distributed Applications with Olan", Proc. IFIP Int. Conf. on

Distributed Systems Platforms and Open Distributed Processing (Middleware'98), The

Lake District, 15-18 September 1998 [to appear]

[Bellissard 98a]

L. Bellissard, F. Boyer, M. Riveill and J.Y. Vion-Dury, "System Services for

Distributed Application Configuration", Proc. of the 4th IEEE Intn'l Conf. on

Configurable Distributed Systems (ICCDS'98), Annapolis MD, 4-6 May 1998.

[Bellissard 98b]

L. Bellissard, N. de Palma, M. Riveill , "Dynamic Reconfiguration of Agent-Based

Applications", ACM European SIGOPS Workshop, Sintra, 7-10 Sept. 1998 [to

appear]

[Castelluccia 98]

A Hierarchical Mobility Management Scheme for IPv6. Third Symposium on

Computers and Communications (ISCC'98), Athens, Greece, June 1998. [to appear]

[Hagimont 98]

D. Hagimont, D. Louvegnies, "Javanaise: Distributed Shared Objects for Internet

Cooperative Applications", Proc. IFIP Int. Conf. on Distributed Systems Platforms

and Open Distributed Processing (Middleware'98), The Lake District, 15-18

September 1998 [to appear]

[Jensen 98a]

C. Jensen, D. Hagimont, "Protection Reconfiguration for Reusable Software",

Proceedings of the 2nd Euromicro Conference on Software Maintenance and

Reengineering, Florence, March 1998, pp. 74-80.

[Jensen 98b]

C. Jensen, "Secure Software Architectures", Proc. 8th Nordic Workshop on

Programming Environment Research (NWPER'98), Bergen, 14-16 june 1998 [to

appear]

[Jensen 98c]

C. Jensen, D. Hagimont, "Protection Wrappers: a Simple and Portable Sandbox for

Untrusted Applications", ACM European SIGOPS Workshop, Sintra, 7-10 Sept.

1998 [to appear]

[Koch 98]

P. Koch, X. Rousset de Pina, "Flexible Operating System Support for SCI

Clusters", Proc. EuroPar'98, Southampton, 1-4 Sept. 1998. [to appear]

[Balter 97]

R. Balter, S. Krakowiak, "Rétrospective sur le projet Guide : un environnement à

base d'objets pour applications réparties", L'Objet, vol. 3 (2), pp. 113-140, juin 1997.

[Castelluccia 97a]

C. Castelluccia, V. Roca, "Mobile Access to the Internet: Improving Performance

with Movement Prediction", Proc. HIPPARCH'97, Uppsala, Sweden, June 1997.

[Castelluccia 97b]

C. Castelluccia, "Generating efficient protocol code from abstract specifications",

Technique et Science Informatiques, vol. 16 (9), pp. 1141-1164, 1997

[Dechamboux 97]

P. Dechamboux, A. Knaff, "Reliable Support for a Persistent Distributed Shared

Memory", Proc. 17th Int. Conf on Distributed Computing Systems (ICDCS'97),

Baltimore, 27-30 May 1997, pp. 68-77.

[Hagimont 97a]

D. Hagimont, O. Huet, J. Mossière, "A Protection Scheme for a CORBA

Environment", ECOOP'97 Workshop on CORBA: Implementation, Use and

Evaluation, Jyväskyllä, Finland, 10 June 1997, [to appear (IEEE)].

[Hagimont 97b]

D. Hagimont, L. Ismaïl, "A Protection Scheme for Mobile Agents on Java", Proc.

Third ACM/IEEE Int. Conf on Mobile Computing and Networking (MobiCom'97),

Budapest, 26-30 September 1997.

[Hagimont 97c]

D. Hagimont, L. Ismaïl, "Contrôle d'accès dans un système à agents mobiles sur

Java", Notere'97, Colloque International sur les Nouvelles Technologies de la

Répartition, Pau, 4-6 novembre 1997.

[Jensen 97a]

C. Jensen, L. Ismaïl, "Capability-Based Protection for Hosting Mobile Code", Proc.

2nd European Research Seminar on Advances in Distributed Systems (ERSADS'97),

Zinal, 17-21 March 1997, pp. 234-239.

[Jensen 97b]

C. Jensen, " Reducing Complexity of Distributed Application Protection ", presented

at the 4th Cabernet Radicals Workshop, Rithmynon, Crete, September 1997.

[Marangozov 97]

V. Marangozov, L. Bellissard, J.-Y. Vion-Dury, M. Riveill, "Connectors: a Key

Feature for Building Distributed Component-Based Architectures", Proc. 2nd

European Research Seminar on Advances in Distributed Systems (ERSADS'97),

Zinal, 17-21 March 1997, pp. 246-251.

[Pérez Cortés 97]

E. Pérez Cortés, J. Mossière, "Adaptable Consistency Protocols in a Distributed

Shared Memory", Technique et Science Informatiques, vol. 16 (10), pp. 1283-1310,

1997

[Roca 97]

V. Roca, T. Braun, C. Diot, "Demultiplexed Architectures, a Solution for Efficient

Streams-Based Communication Stacks", IEEE Networks Journal, July-August 1997

[to appear].

[Vion-Dury 97a]

J.-Y. Vion-Dury, L. Bellisssard, V. Marangozov, "A Component Calculus for

Modelling the Olan Configuration Language", Proc. Second Int. Conf. on

Coordination Models and Languages, (COORDINATION'97), Berlin, 1-3 September

1997.

[Vion-Dury 97b]

J.-Y. Vion-Dury, F. Pacull, "A Structured Interactive Workspace for a Visual

Configuration Language", Proc. 13th IEEE Symposium on Visual Languages

(VL'97), 23-26 September 1997.

[Bellissard 96a]

L. Bellissard, S. Ben Atallah, F. Boyer, M. Riveill, "Distributed Application

Configuration", Proc. 16th International Conference on Distributed Computing

Systems, pp. 579-585, IEEE Computer Society, Hong-Kong, May 1996.

[Bellissard 96b]

L. Bellissard, M. Riveill, "From Distributed Objects to Distributed Components: the

Olan Approach.", Workshop Putting Distributed Objects to Work, ECOOP'96, Linz,

Austria, Juillet 1996.

[Dechamboux 96a]

P. Dechamboux, D. Hagimont, M. Lopez, "Using a Distributed Shared Memory for

Implementing Efficient Information Mediators", Poster Session, High Performance

Computing and Networking (HPCN Europe 96), Bruxelles, 16-18 April 1996.

[Dechamboux 96b]

P. Dechamboux, D. Hagimont, J. Mossière, X. Rousset de Pina, "Un serveur de

gestion de données persistantes réparties", Rencontres du Parallélisme (RENPAR'8),

Bordeaux, 20-24 Mai 1996.

[Dechamboux 96c]

P. Dechamboux, D. Hagimont, J. Mossière, X. Rousset de Pina, "The Arias

Distributed Shared Memory: An Overview", 23rd Seminar on Current Trends in

Theory and Practice of Informatics, Milovy, Czech Republic, Nov. 1996, in

SOFSEM'96 :Theory and Practice of Informatics(K. Jeffery, J. Kral, M. Bartosek,

editors), Lecture Notes in Computer Science nr. 1175, 1996

[Hagimont 96a]

D. Hagimont, J. Mossière, "Problèmes de désignation, de localisation et d'accès dans

les systèmes répartis à objets", Technique et Science Informatiques, 15, 1, pp. 9-36,

1996.

[Hagimont 96b]

D. Hagimont, J. Mossière, X. Rousset de Pina, F. Saunier, "Hidden Software

Capabilities", Proc. 16th International Conference on Distributed Computing

Systems, pp. 282-289, IEEE Computer Society, Hong-Kong, May 1996.

[Hagimont 96c]

D. Hagimont, J. Mossière, X. Rousset de Pina, "Hidden Capabilities: Towards a

Flexible Protection Utility for the Internet", ACM European SIGOPS Workshop,

Connemara, Eire, Sept. 1996.

[Hagimont 96d]

D. Hagimont, J. Mossière, X. Rousset de Pina, P.-Y, Chevalier, "Le système réparti

à objets Guide", Technique et Science Informatiques, numéro spécial sur les Systèmes

à Objets, vol. 15 (6), pp. 801-830, 1996.

[Jensen 96]

C. Jensen, "Répartition de charge dans un système à objets. Expérience avec

différentes tailles d'objets dans Guide-2", Calculateurs parallèles, vol. 8 (1), 1996.

[Oueichek96a]

I. Oueichek, X. Rousset de Pina, "Dynamic Configuration Management in the Guide

Object-Oriented Distributed System", Proc. International Conference on Configurable

Distributed Systems (ICCDS) , Annapolis, MD, USA, May 6-9, 1996.

[Oueichek 96b]

I. Oueichek, X. Rousset de Pina, "Configuration Management in the Guide

Distributed System", Proc. 2nd IEEE Systems Management Workshop ,Toronto,

June 19-21, 1996.

[Pérez Cortés 96]

E. Pérez-Cortés, J. Han, J. Mossière, "Construction de protocoles de cohérence sur

une interface générique de mémoire répartie partagée", Journées sur la Mémoire

Partagée Répartie (MPR'96), Bordeaux, Mai 1996.

[Saunier 96]

F. Saunier, "Service de protection d'une mémoire virtuelle répartie dans Sirac",

Journées sur la Mémoire Partagée Répartie (MPR'96), Bordeaux, Mai 1996

(également : Journée des Jeunes Chercheurs, Réseau Doctoral en Architecture des

Systèmes et des Machines Informatiques, Irisa, Rennes, octobre 1995.)

D. Hagimont, Accès à l'information répartie : adressage et protection, Mémoire d'habilitation à diriger des recherches en informatique, Institut National Polytechnique de Grenoble, avril 1998

S. Ben Atallah, Architectures système pour la construction et l'exécution de collecticiels, Université de Savoie, juin 1997

L. Bellissard, Construction et configuration d'applications réparties, Institut National Polytechnique de Grenoble, décembre 1997

A. Danes, Service transactionnel souple pour systèmes répartis à objets persistants , Université Joseph Fourier, octobre 1996

J. Han, Motivation, conception et réalisation d'une mémoire virtuelle partagée répartie, Institut National Polytechnique de Grenoble, novembre1996

A. Knaff, Conception et réalisation d'un systèmede stockage fiable extensible pour un système à objets persistants répartis, Université Joseph Fourier, octobre 1996

E. Lenormand, Coordination d'activités dans unsystème réparti, Université Joseph Fourier, novembre 1996

Y. Laribi, Sauvegarde et reprise d'activités dans un système réparti, Institut National Polytechnique de Grenoble, novembre 1996

I. Oueichek, Conception et réalisation d'un noyau d'administration pour un système réparti à objets persistants, Institut National Polytechnique deGrenoble, octobre 1996

E. Pérez Cortés, La cohérence sur mesure dans une mémoire virtuelle partagée répartie, Institut National Polytechnique de Grenoble, octobre 1996

F. Saunier, Protection d'une mémoire virtuelle répartie par capacités implicites, Institut National Polytechnique de Grenoble, octobre 1996

D. Veillard, Conception et réalisation d'un protocole de diffusion fiable pour réseaux locaux, Université Joseph Fourier, février 1996

Responsable scientifique : Yves Robert professeur ENS Lyon

Assistante de projet : Valérie Roger-Ubéda Adjointe administratif ENS Lyon, 30 % sur le projet

Personnel Inria

Frédéric Desprez (CR1)

Jean-François Méhaut (CR2), détaché de l'université. Lille~1 depuis le 01/10/98

Personnel CNRS

Alain Darte (CR1)

Loïc Prylli (CR2)

Jean-Christophe Mignot (Ingénieur Recherche)

Personnel ENS-LYON

Luc Bougé professeur

Lionel Brunie maître de conférences, départ le 01/09/98

Raymond Namyst maître de conférences

Chercheurs doctorants

Gabriel Antoniu allocataire MENRT, arrivée le 01/09/98

Alice Bonhomme allocataire Cifre MSI, arrivée le 01/09/98

Vincent Boudet élève ENS Cachan, arrivée le 01/09/98

Frédérique Chaussumier allocataire Cifre MSI, arrivée le 01/09/98

Stéphane Domas allocataire MENRT

Guillaume Huard allocataire MENRT, arrivée le 01/09/98

Emmanuel Jeannot allocataire MENR

Ahmed Mostefaoui boursier algérien MAE

Christian Perez allocataire moniteur normalien

Cyril Randriamaro boursier DRET

Fabrice Rastello allocataire MENRT

Olivier Reymann allocataire MENRT

Nicolas Schabanel allocataire moniteur normalien

Georges-André Silber boursier DRET

Ingénieurs contractuels

Christophe Barberet ingénieur étude ENS Lyon, départ le 31/05/98

Rémi Choquet ingénieur étude Inria, arrivée le 01/09/98

David Jourand ingénieur étude Inria, départ le 31/12/98

Gilles Lebourgeois ingénieur étude Inria, départ le 31/10/98

Christelle Saintier assistante ingénieur Inria

Lionel Tricon ingénieur étude Inria, départ le 30/06/98

L.Boeszormenyi, L.Brunie, K.Hameurlain, K.H. (réd.),

Parallel databases : innovative applications and new architectures (in conjunction with DEXA'98),

Vienna, Austria, IEEE Computer Society Press, septembre 1998.

J.Dongarra, B.Tourancheau (réd.),

Clusters and Computational grids for Scientific Computing IV,

Townsend, Tennessee, USA, University of Tennessee, Knoxville, mai 1998,

D.Cachera,

Validation formelle des langages à parallélisme de données,

Thèse de doctorat, Ecole Normale Supérieure de Lyon, janvier 1998,

\url{ftp://ftp.lip.ens-Lyon.fr/pub/LIP/Rapports/PhD/PhD1998/PhD1998-01.ps.Z

S.Domas,

Contribution à l'écriture et à l'extension d'une bibliothèque d'algèbre linéaire parallèle,

thèse de doctorat, Ecole Normale Supéerieure de Lyon, octobre1998,

\url{ftp://ftp.lip.ens-lyon.fr/pub/LIP/Rapports/PhD/PhD1998/PhD1998-06.ps.Z

L.Prylli,

Réseaux et Systèmes de Communication Locaux: Etude des couches logicielles de base,

thèse de doctorat, Ecole Normale Supérieure de Lyon, janvier 1998,

\url{http://lhpca.univ-lyon1.fr/~lprylli/These.ps.gz

P.Boulet, A.Darte, G.-A. Silber, F.Vivien,

"Loop parallelization algorithms: from parallelism extraction to code generation",

Parallel Computing 24, 3, 1998, p.421--444.

L.Brunie, H.Kosch,

"From the modelling of parallel relational query processing to the query optimization and simulation",

Parallel Processing Letters 8(1)}, mai 1998.

D.Cachera,

"Prouver des programmes {Alpha} : l'approche externe",

Technique et science informatiques (TSI) 17, 5, 1998, p.589--612,

Numéro spécial des meilleures communications de RenPar'9, EPFL, Lausanne, 1997.

P.-Y. Calland, A.Darte, Y.Robert, F.Vivien,

"On the removal of anti- and output-dependences",

Int. J. Parallel Programming 26, 3, 1998, p.~285--312.

P.-Y. Calland, A.Darte, Y.Robert},

"Circuit retiming applied to decomposed software pipelining ",

IEEE Trans. Parallel Distributed Systems 9, 1, 1998, p.24--35.

A.~Darte,

"Mathematical tools for loop transformations: from systems of uniform recurrence equations to the polytope model",

in,: Algorithms for Parallel Processing}, M.Heath, A.Ranade, et R.Schreiber (réd.), IMA Volumes in Mathematics and its Applications, 105, Springer Verlag, 1998.

F.Desprez, J.Dongarra, A.Petitet, C.Randriamaro, Y.Robert,

"Scheduling block-cyclic array redistribution", IEEE Trans. Parallel Distributed Systems 9, 2, 1998, p.192--205.

F.Desprez, J.Dongarra, F.Rastello, Y.Robert,

"Determining the idle time of a tiling: new results",

Journal of Information Science and Engineering 14, 1998, p.167--190.

A.Ferreira, C.Kenyon, A.Rau-Chaplin, S.Ubéda,

"d-Dimensional Range Search on Multicomputers",

Algorithmica, 1998, A paraître.

A.Ferreira, A.Rau-Chaplin, S.Ubéda,

"Scalable 2d Convex Hull and Triangulation Algorithms for Coarse Grained Multicomputers",

Journal of Parallel and Distributed Computing, 1998, A paraître.

A.Ferreira, S.Ubéda,

"Computing the Medial Axis Transform in Parallel With Eight Scan Operations,

IEEE Trans. on Pattern Analysis and Machine Intelligent 21, 1, 1998, A paraître.

M.Herbert, F.Naquin, L.Prylli, B.Tourancheau, R.Westrelin,

"Protocole pour le (Gbit/s) en réseau local: l'expérience Myrinet",

Calculateurs Parallèles, Réseaux et Systèmes Répartis 10, 1, février 1998, p.35--54,

\url{http://lhpca.univ-lyon1.fr/PUBLICATIONS/pub/BIP-CP.ps.gz}.

J.-F. Méhaut, I.Demeure,

"Environnements d'exécution pour applications parallèles; exemples: PVM et MPI",

in,: Calculateurs parallèles, réseaux et systèmes répartis, J.-P. Arcangeli et A.~Hameurlain (réd.),

Hermès, 1998, Ecole Isypar'98, A paraître.

R.Namyst, Y.Denneulin, J.-M. Geib, J.-F. Méhaut,

"Utilisation des processus légers pour le calcul parallèle distribué : l'approche PM2",

Calculateurs parallèles, réseaux et systèmes répartis 10, 3, juillet 1998, p.237--258.

L.Prylli, B.Tourancheau,

"Execution-driven simulation of parallel applications",

Parallel Processing Letters 8, 1, 1998, p.95--109,

\url{http://lhpca.univ-lyon1.fr/PUBLICATIONS/pub/PT97.ps.gz}.